上海東時(shí)貿(mào)易有限公司主要回收半導(dǎo)體設(shè)備、固晶機(jī)、焊線機(jī)、X-ray無損檢測(cè)設(shè)備、Panasonic貼片機(jī)、FUJI貼片機(jī)、Siemens貼片機(jī)、Sanyo貼片機(jī)、Yamaha貼片機(jī)、Hitachi貼片機(jī)等。公司尤其擅長(zhǎng)為客戶提供整廠SMT/AI設(shè)備，多年來為眾多電子制造商提供了令客戶滿意的設(shè)備及服務(wù)。
PCB的費(fèi)用
對(duì)PIC的編程和測(cè)試需求有了令人矚目的增長(zhǎng)。這是因?yàn)樾酒?yīng)商使用新的硅技術(shù)來創(chuàng)建具有速度和性能的元器件。認(rèn)真仔細(xì)的程序設(shè)計(jì)必須考慮到傳輸線的有效性問題、信號(hào)線的阻抗情況、引針的插入，以及元器件的特性。如果不是這樣的話，問題可能會(huì)接二連三的發(fā)生，其中包括：接地反射（ground bounce）、交擾和在編程期間發(fā)生信號(hào)反射現(xiàn)象。
自動(dòng)化高質(zhì)量的編程設(shè)備通過良好的設(shè)計(jì)，可以將這些問題降低到小的程度。為了能夠進(jìn)行ATE編程，PCB設(shè)計(jì)師必須對(duì)付周邊的電路、電容、電阻、電感、信號(hào)交擾、Vcc和Gnd反射、以及針盤夾具。所有這一切將極大的影響到進(jìn)行編程時(shí)的產(chǎn)量和質(zhì)量。因?yàn)樵黾恿藢?duì)電路板的空間需求，以及分立元器件（接線片、FET、電容器）和增加對(duì)電源供電能力的需求，從而終增加了PCB的成本。盡管每一塊電路板是不同的，PCB的價(jià)格一般會(huì)增加2%到10%。

ATE編程潛在的可能是鎖定一個(gè)供應(yīng)商的可編程元器件。由于ATE要求認(rèn)真仔細(xì)的PCB設(shè)計(jì)，以及為了能夠滿足每一個(gè)不同的PIC使用需要的軟件，隨后所形成的元器件變更工作將會(huì)是成本非常高昂的，同時(shí)又是很花時(shí)間的。通過具有知識(shí)產(chǎn)權(quán)的一系列協(xié)議方法，可以讓數(shù)家半導(dǎo)體供應(yīng)商一起工作，從而形成一種形式的可編程器件。
由IEEE 1149.1邊界掃描編程所提供的方法具有很大的靈活性，它允許在同一PCB上面混裝由不同半導(dǎo)體供應(yīng)商所提供的元器件。然而，自動(dòng)化編程設(shè)備可以靈活地做這些事情。借助于從不同的供應(yīng)商處獲得的數(shù)千個(gè)PIC器件的常規(guī)器件支持，他們能夠非常靈活地保持與客戶需求變化相同的步伐。
主要設(shè)備的費(fèi)用
取決于使用ATE的百分比以及對(duì)生產(chǎn)率的要求，為了實(shí)現(xiàn)PIC編程可能會(huì)要求增添ATE設(shè)備。關(guān)于ATE價(jià)格的范圍從15萬美元至40萬美元不等，購置一臺(tái)新的設(shè)備或者更新現(xiàn)有的設(shè)備使之適合于編程的需要是非常昂貴的事情。一種方式是使用一臺(tái)AP設(shè)備來提供編程元器件到多條生產(chǎn)線上。這種做法可以降低ATE的利用率，從而降低設(shè)備方面的投資。
結(jié)束語
通過選擇正確的設(shè)備以及挑選編程方式來滿足的應(yīng)用需求，制造廠商能夠?qū)崿F(xiàn)高質(zhì)量、低成本和縮短產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間，以適應(yīng)現(xiàn)如今激烈的市場(chǎng)競(jìng)爭(zhēng)局面。然而，讓我們看一下所有不同的編程方式，每一種編程方法都擁有優(yōu)點(diǎn)和缺點(diǎn)，所以對(duì)我們來說選擇編程方法可能是一件令人十分的事情。
愈來愈多的制造廠商將需要評(píng)估不同的編程解決方案對(duì)生產(chǎn)效率、生產(chǎn)線的計(jì)劃調(diào)度、PCB的價(jià)格、工藝過程控制、客戶管理和主要設(shè)備的價(jià)格等所帶來的沖擊。全面的解決方案可能是一種綜合了自動(dòng)化編程、ATE和IEEE邊界掃描編程方法的組合體。

自動(dòng)化編程（AP）設(shè)備
PIC技術(shù)不斷地向前發(fā)展，所以新的自動(dòng)化編程設(shè)備和技術(shù)也保持著相同的發(fā)展步伐。舉例來說，Data I/O''s ProMaster 970自動(dòng)化微細(xì)間距編程設(shè)備能夠?qū)Σ捎梅庋b形式的PIC器件進(jìn)行編程，其中包括BGA、微型BGA、SOP、VSOP、TSOP、PLCC、SON和CSP。雙重貼裝(Dual pick-and-place簡(jiǎn)稱PNP) 端頭和可供選擇的可插8、10或者12的插座可以的提高設(shè)備的工作效率。該編程設(shè)備也可以進(jìn)一步涉及有關(guān)器件的質(zhì)量控制。舉例來說，共平面性問題和引腳的損傷實(shí)際上是不會(huì)存在的，因?yàn)榧闪思す庖曈X系統(tǒng)，所以能夠確保非常的器件貼裝。
因?yàn)橛兄喾N編程接口和PNP器件的配置，自動(dòng)集群編程一般可以做到比ATE編程的速度快上5倍到10倍。同樣，這些編程工具是為了編程而設(shè)計(jì)的，不是為了對(duì)電路板或者說功能進(jìn)行測(cè)試的，所以它們可以提供非常好的編程質(zhì)量。
微細(xì)間距的PIC器件可能是非常貴的，所以如果能降低其在生產(chǎn)制造過程中的損傷率，將極大的提升制造商的盈虧平衡點(diǎn)。能夠適用于大多數(shù)元器的自動(dòng)編程系統(tǒng)也是非常靈活的，可以適應(yīng)于封裝器件形式。由于能夠?qū)⒏呱a(chǎn)率、高質(zhì)量和靈活性綜合在一起，導(dǎo)致了每個(gè)器件可得到的編程價(jià)格常常低于ATE編程價(jià)格的20%。

IEEE 1149.1邊界掃描編程
為了提升PCB組件的密度和復(fù)雜性，使電路板和元器件的測(cè)試工作面臨著非常大的困難，尤其是對(duì)付空間受到限制的PCB組件。為了能夠有效的解決這一問題，一種邊界掃描測(cè)試協(xié)議(IEEE 1149.1)應(yīng)運(yùn)而生。
IEEE 1149.1測(cè)試標(biāo)準(zhǔn)能夠通過一臺(tái)智能化外部設(shè)備，對(duì)在組裝的電路板上的邏輯器件或者閃存器件進(jìn)行編程。這種編程設(shè)備通過標(biāo)準(zhǔn)的測(cè)試訪問口(Test Access Port 簡(jiǎn)稱TAP)與電路板形成連接界面。所有這些需要采用JTAG硬件控制裝置、JTAG軟件系統(tǒng)、與JTAG兼容的PCB電路板，和一個(gè)四線測(cè)試訪問口。
實(shí)現(xiàn)邊界掃描工作可以采用一種化的電路板上編程設(shè)備，或者采用另外一種選擇方案，利用由美國GenRad、Hewlett-Packard和Teradyne ATE testers等公司提供的一些工具，于是可以在ATE測(cè)試設(shè)備上實(shí)現(xiàn)IEEE 1149.1邊界掃描編程工作。
采用IEEE標(biāo)準(zhǔn)的優(yōu)點(diǎn)就在于，它可以對(duì)在同一塊PCB上由不同供應(yīng)商提供的各種各樣的元器件進(jìn)行編程。這樣就可以降低整個(gè)編程時(shí)間，簡(jiǎn)化生產(chǎn)制造流程。
http://m.7yuansu.cn